Araştırma

Araştırmalarımızın amacı, elektronik devre ve sistemler için hesaplama, devre tasarımı ve güvenilirlik konularında yeni yaklaşımlar geliştirmektir. Araştırmalarımız temelde yeni ve gelişen teknolojileri ve hesaplama düzenlerini hedef almaktadır. Aşağıda en yeniden en eskiye ve önem sırasına göre sıralanan araştırma konuları yer almaktadır. Her konu kısaca anlatılmış ve ilgili yayın ve projeler eklenmiştir.

Anahtarlamalı Kafesler ile Hesaplama

Dört uçlu anahtarlardan oluşan iki boyutlu bir ağ olarak oluşturulan anahtarlamalı kafes, lojik hesaplama için düzenli, yoğun, alan verimli ve CMOS uyumlu bir yapı olarak sunulmuştur. Kafesin her bir bölümü dört uçlı bir anahtardır ve bir kontrol girişine ve dört terminale sahiptir. Kontrol girişi, tüm terminallerinin bağlantılarını keser (KAPALI) veya tümünün bağlı (AÇIK) olmasını sağlar. Technology Development We show that switching lattices are CMOS-compatible. For this purpose, we propose different four-terminal switch structures, and construct them in three dimensional technology computer-aided design (TCAD) environment as well as in Cadence environment satisfying the design rules of the TSMC 65nm CMOS process and perform simulations. Experimental results show that the realization of logic functions using switching lattices occupy much less layout area and have competitive delay and power consumption values when compared to the conventional CMOS implementations. Performance Optimization We propose a logic synthesis algorithm to optimize lattice sizes under a delay constraint. We also propose static and dynamic logic solutions for area-delay-power efficiency of the lattices. Synthesis We propose optimal and heuristic algorithms to implement logic functions with minimum size switching lattices. Selected Publications title: Technology Development and Modeling of Switching Lattices Using Square and H Shaped Four-Terminal Switches authors: Nihat Akkan, Serzat Safaltin, Levent Aksoy, Ismail Cevik, Herman Sedef, Csaba Andras Moritz, and Mustafa Altun appeared in: IEEE Transactions on Emerging Topics in Computing, early access, 2020. presented at: Design, Automation and Test in Europe (DATE), Grenoble, France, 2020. Paper Slides title: Novel Methods for Efficient Realization of Logic Functions Using Switching Lattices authors: Levent Aksoy and Mustafa Altun appeared in: IEEE Transactions on Computers, Vol. 69, Issue 3, pp. 427–440, 2020. presented at: Design, Automation and Test in Europe (DATE), Florence, Italy, 2019. Paper Slides Funding Projects title: Implementation of 3D Nano Stuctures and Switching Lattices agency & program: TUBITAK-NSF Joint Research Program (2501) budget: 720.000 TL duration: 2019-2022 project goal: Design, fabrication, and test of switching lattices and nano-crossbars within 3D interconnect architectures.

Energy Efficient ANN Hardware Implementation

We aim to use hardware aware training techniques, new hybrid bit parallel-serial number representations, and constant multiplication based sharing techniques to reduce energy consumption of feed-forward artificial neural networks (ANNs). Selected Publications title: Efficient Time-Multiplexed Realization of Feedforward Artificial Neural Networks authors: Levent Aksoy, Sajjad Parvin, Mohammadreza Nojehdeh, and Mustafa Altun presented at: IEEE International Symposium on Circuits and Systems (ISCAS), Seville, Spain, 2020. Paper Slides Funding Projects title: Energy-Efficient Hardware Design of Artificial Neural Networks (ANNs) for Mobile Platforms agency & program: TUBITAK Scientific and Technological Research Projects Funding Program (1001) budget: 400.000 TL duration: 2020-2023 project goal: Implementing energy-efficient ANNs by changing the rules of computing from the level of number representations to the level of circuit and system design.

Nano-Çaprazlayıcı Dizinler ile Hesaplama

Nano-çaprazlayıcı dizinler yakın gelecekte CMOS'un yerini alacak güçlü bir aday teknoloji olarak ortaya çıkmıştır. Düzenli ve sık yapıdadırlar. Dizinler ile hesaplama, iki-uçlu ya da dört-uçlu anahtarlar gibi davranan çaprazlama noktaları ile elde edilir. Kullanılan teknolojiye bağlı olarak, iki-uçlu bir anahtar, diyot, direnç/memristor veya FET gibi davranır. Öte yandan, dört-uçlu anahtarın tek bir davranışı vardır. İki-uçlu anahtar tabanlı dizinler için önerilen birçok farklı teknoloji olmasına rağmen, dört-uçlu anahtar tabanlı dizinler, anahtarlamalı kafesler, için teknoloji geliştirme yakın zamanda başlamıştır. Hem iki-uçlu hem de dört-uçlu anahtar tabanlı dizinler için, ortaya çıkacak bir nano bilgisayarın tasarımı ve yapımı için tam bir sentez ve performans optimizasyon metodolojisi geliştirmeyi hedefliyoruz. Ayrıca, özellikle anahtarlamalı kafesleri gerçeklemek için CMOS uyumlu teknolojiler geliştirmeyi hedefliyoruz. Teknoloji Geliştirme Dört-uçlu anahtar tabanlı bir dizin, iki-uçlu anahtarlara kıyasla, anahtar sayısı bakımından önemli bir alan avantajı sunsa da, teknoloji seviyesinde gerçekleştirilmesi henüz net olarak cevaplanmamıştır. Bu ihtiyacı karşılamak için ilk olarak, üç boyutlu teknoloji bilgisayar destekli tasarım (TCAD) simülasyonları kullanarak, dört-uçlu anahtarların doğrudan CMOS teknolojisi ile gerçeklenebileceğini gösterdik. Bu amaçla farklı yarı iletken malzemelerini farklı geometrik şekillerde denedik. Ardından, TCAD simülasyon verilerini standart CMOS akım-gerilim denklemlerine uyarlayarak, dört-uçlu bir anahtarın Spice modelini geliştirdik. Son olarak, Spice devre simülasyonlarını farklı ebatlardaki dört-uçlu anahtarlarda başarıyla uyguladık. Performans Optimizasyonu Memristor tabanlı dizinleri de içeren nano anahtarlamalı dizinlerin optimizasyonu üzerine çalışıyoruz. Dizilerin alan, gecikme ve güç maliyetlerini dikkate alarak hataya dayanıklı lojik sentez algoritmaları önerdik. Hata Toleransı Yeniden ayarlanabilir nano dizinlerde oluşan açık ve kapalı hataları inceledik. Kalıcı hatalar için, sıralama, geri-izleme ve satır eşleştirme tekniklerini kullanan hızlı bir buluşsal algoritma geliştirdik. Yumuşak/geçici hatalar için, tolere edilebilir bütün hata yerlerini yinelemeli bir teknik kullanarak belirledik. Sentez Boolean fonksiyonları diyot, FET ve dört-uçlu anahtar tabanlı nano dizinler ile gerçekledik ve dizin boyut formülleri elde ettik. Buna ek olarak, dört-uçlu anahtarlardan oluşan dizinleri optimum sentezleyen bir algoritma geliştirdik. Seçilmiş Yayınlar başlık: Realization of Four-Terminal Switching Lattices: Technology Development and Circuit Modeling yazarlar: Dan Alexandrescu, Serzat Safaltin, Oguz Gencer, Ceylan Morgul, Levent Aksoy, Sebahattin Gurmen, Csaba Andras Moritz ve Mustafa Altun bildiri: Design, Automation and Test in Europe (DATE), Florence, Italy, 2019. Yayın Sunum başlık: Defect Tolerant Logic Synthesis for Memristor Crossbars with Performance Evaluation yazarlar: Onur Tunali ve Mustafa Altun makale: IEEE Micro, Vol. 38, Issue 5, pp. 22–31, 2018. bildiri: Design, Automation and Test in Europe (DATE), Dresden, Germany, 2018. Yayın Sunum başlık: Logic Synthesis and Testing Techniques for Switching Nano-Crossbar Arrays yazarlar: Dan Alexandrescu, Mustafa Altun, Lorena Anghel, Anna Bernasconi, Valentina Ciriani, Luca Frontini ve Mehdi Tahoori makale: Microprocessors and Microsystems, Vol. 54, pp. 14–25, 2017. bildiri: Euromicro Conference on Digital System Design (DSD), Limassol, Cyprus, 2016. Yayın Sunum başlık: Permanent and Transient Fault Tolerance for Reconfigurable Nano-Crossbar Arrays yazarlar: Onur Tunali ve Mustafa Altun makale: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Vol. 36, Issue 5, pp. 747–760, 2017. bildiri: IEEE/ACM International Symposium on Nanoscale Architectures (NANOARCH), Boston, USA, 2015. Yayın Sunum Proje Desteği başlık: Anahtarlamalı Kafesler ile Hesaplama: Teknoloji Geliştirme, Eleman Modelleme ve Devre Tasarımı kurum & program: TUBITAK-NSF İkili İşbirliği Programı (2501) bütçe: 720.000 TL süre: 2019-2022 proje hedefi: Anahtarlamalı kafes yapılarına dayanan, CMOS uyumlu, ve geleneksel CMOS devrelerine göre çok daha düşük alan kaplayan yeni bir teknoloji geliştirmek ve geliştirilen teknoloji için eksiksiz bir elektronik tasarım otomasyon (Electronic Design Automation – EDA) metodolojisi sunmak. başlık: Anahtarlamalı Nano-Çaprazlayıcı Bilgisayar Sentezi ve Performans Optimizasyonu kurum & program: Avrupa Birliği/Avrupa Komisyonu H2020 MSCA Araştırma ve Yenilikçilik Değişim Programı (RISE) bütçe: 724.500 EURO süre: 2015-2019 proje hedefi: Nano-çaprazlayıcı dizinler için komple bir sentez metodolojisi geliştirmek ve basit bilgisayarlar olan durum makineleri gerçeklemek. başlık: Nano Anahtarlamalı Dizinlerin Sentezi ve Güvenilirlik Analizi kurum & program: TÜBİTAK Kariyer Geliştirme Programı (3501) bütçe: 190.000 TL süre: 2014-2017, tamamlandı proje hedefi: Nano-çaprazlayıcı dizinler için lojik sentezi, hata toleransı ve performans optimizasyonu yapmak.

Stokastik Devre Tasarımı

Rastgele veya Binom dağılımlı bit katarlarını işleyen yeni bir hesaplama paradigması “Bit Stream Computing (BSC)” önerdik. Önerilen paradigma, stokastik mantığın alan avantajından ve geleneksel ikili mantığın doğruluk avantajından faydalanmaktadır. Asenkron veya senkron olarak sınıflandırılmış tam ve yarı doğru aritmetik çarpıcı ve toplayıcı devreler gerçekledik. Bu çalışmanın, geleneksel ikili ve geleneksel stokastik hesaplama tekniklerine alternatif sunarak yeni ufuklar açtığına inanıyoruz. Seçilmiş Yayınlar başlık: From Stochastic to Bit Stream Computing: Accurate Implementation of Arithmetic Circuits and Applications in Neural Networks yazarlar: Ensar Vahapoglu ve Mustafa Altun makale: arXiv, 1805.06262, 2018. bildiri: Computer Society Annual Symposium on VLSI (ISVLSI), Pittsburgh, USA, 2016. Yayın Sunum Proje Desteği başlık: Yüksek Doğruluklu Stokastik Devre Bloklarının Gerçeklenmesi ve Yazdırılabilir/Esnek Elektronik Sistemlerde Kullanımı kurum & program: TÜBİTAK Bilimsel ve Teknolojik Araştırma Projelerini Destekleme Programı (1001) bütçe: 260.000 TL süre: 2017-2020 proje hedefi: Stokastik hesaplamada hatayı azaltmak, hatasız aritmetik blokları gerçeklemek ve bu blokları geniş alan elektroniğinde kullanmak.

Yaklaşık Devre ve Sistem Tasarımı

Bu çalışma, sistem düzeyinde tasarımın istenen doğrulukta olması için devre düzeyinde tasarımın güç/alan verimliliğini sağlar. İlk önce devre seviyesinde yaklaşık hesaplama blokları, genellikle toplayıcılar ve çarpıcılar, tasarladık. Daha sonra sistem seviyesinde, toplam hesaplama maliyetini en aza indiren ancak nihai performansı koruyan yaklaşık hesaplama birimlerini seçen bir yöntem geliştirildi. Yöntem, her bloğun yeterli çıktı kalitesini belirlemek için toplam sistemi en üst seviyeden aritmetik birimlerine kadar araştırmaktadır. Seçilmiş Yayınlar title: Systematic Synthesis of Approximate Adders and Multipliers with Accurate Error Calculations yazarlar: Mohammadreza Nojehdeh and Mustafa Altun makale: Integration, the VLSI Journal, Vol. 70, pp. 99–107, 2020. bildiri: IEEE Computer Society Annual Symposium on VLSI (ISVLSI), Limassol, Cyprus, 2020. Yayın Sunum başlık: Circuit Aware Approximate System Design with Case Studies in Image Processing and Neural Networks yazarlar: Tuba Ayhan and Mustafa Altun makale: IEEE Access, Vol. 7, pp. 4726–4734, 2019. bildiri: IEEE Computer Society Annual Symposium on VLSI (ISVLSI), Bochum, Germany, 2017. Yayın Sunum Proje Desteği başlık: Yaklaşık Hesaplama Yapabilen Yeniden Yapılandırılabilir Devre ve Sistemlerin Tasarımı ve Öğrenme İçeren Görüntü İşleme Uygulamalarında Kullanılması kurum & program: TÜBİTAK Bilimsel ve Teknolojik Araştırma Projelerini Destekleme Programı (1001) bütçe: 230.000 TL süre: 2018-2020 proje hedefi: Sistemden istenen doğruluk veya kalite seviyesine bağlı olarak her devre bloğunun gerekli doğruluk performansını belirleyerek minimum güç/enerji tüketimi için en uygun çözümleri hiyerarşik bir yaklaşımla bulmak.

Tersinir Hesaplama

Geleneksel CMOS devrelerinden farklı olarak, tersinir devreler gizli hatalara sahip değildir, bu nedenle dahili devre düğümlerinde meydana gelen hatalar her zaman çıkışta bir hataya neden olur. Bu, çevrimiçi veya eşzamanlı hata toleransı için eşsiz bir özelliktir. Bu durumdan hareketle, tersinir hesaplamayı kullanarak hataya dayanıklı CMOS devre blokları gerçekliyoruz. Öncelikle tersinir kapılarla tersinir devreler sentezliyoruz; sonra onları hataya dayanıklı hale getiriyoruz; ve son olarak tersinir kapılardan CMOS kapılara dönüşümü yapıyoruz. Mükemmel Hata Tespiti Tersinir hesaplamadan yararlanarak % 100 çevrimiçi veya eşzamanlı hata tespitine sahip CMOS devreleri sentezledik. Bu amaç için tersinir parite korunumlu bir kapı kütüphanesi önerdik. Çevrimiçi Hata Tespiti ve Düzeltme Çoklu kontrol Toffoli kapılarını kullanarak tersine çevrilebilir bir devrede hataya dayanıklı hale getirmek için iki teknik geliştiriyoruz. İlk olarak, tek parite korumasına dayanan ve çıktıdaki tek sayıdaki hataları tespit edebilen bir teknik geliştirdik. İkinci teknik ise Hamming kodları üzerine inşa edilen bir hata düzeltme tekniğidir. Aynı zamanda, Fredkin kapısı gibi korunumlu tersinir kapılarla mükemmel hata tespitinin mümkün olduğunu gösterdik. Bir sonraki adım olarak, önerilen tersinir devreleri geleneksel CMOS kapılarından oluşan devrelere dönüştürdük. Seçilmiş Yayınlar başlık: Perfect Concurrent Fault Detection in CMOS Logic Circuits Using Parity Preservative Reversible Gates yazarlar: Sajjad Parvin ve Mustafa Altun makale: IEEE Access, Vol. 7, pp. 163939–163947, 2019. bildiri: IEEE International Symposium on On-Line Testing and Robust System Design (IOLTS), Rhodes Island, Greece, 2019. Yayın Sunum başlık: Exploiting Reversible Computing for Latent-Fault-Free Error Detecting/Correcting CMOS Circuits yazarlar: Mustafa Altun, Sajjad Parvin, and Husrev Cilasun makale: IEEE Access, Vol. 6, pp. 74475–74484, 2018. Yayın Proje Desteği başlık: Hata Farkındalıklı 8-bitlik bir Tersinir Mikroişlemci Gerçeklemesi kurum & program: TÜBİTAK Hızlı Destek Programı (1002) bütçe: 30.000 TL süre: 2016-2017, tamamlandı proje hedefi: Çevrimiçi hataları tespit edebilen tersinir devreleri ve bunların CMOS devre karşılıklarını gerçeklemek.

Elektronik Ürünlerin Güvenilirliği

Elektronik sektöründe yaşanan baş döndürücü gelişmeler, elektronik devre ve sistemlerin güvenilirliği kavramını yeniden şekillendirmiştir. Elektronik ürünlerin günümüzdeki hızlı üretim döngüleri, uzun süreli ve masraflı olan geleneksel hızlandırılmış testlerin öneminin azalmasına neden olmuştur. Biz bu çalışmada görece masrafsız ve yüksek doğruluklu bir güvenilirlik analizi metodolojisi önerdik. Bu noktada saha verileri, yeni hızlandırılmış testler ve hata fiziği tabanlı benzetimlerden yararlandık. Çalışmalarımız Avrupa'nın en büyük ev aletleri ve beyaz eşya üreticilerinden biri olan Arçelik A.Ş. ile birlikte yürütülmüştür. Saha Verileri ile Güvenilirlik Analizi ve Tahmini Yüksek miktarda üretilen elektronik ürünler için saha arıza verileri ile güvenilirlik tahmin modeli geliştirdik. Modelimizi, önerdiğimiz değişim noktası tespit metodunu kullanarak Weibul-eksponansiyel dağılımı üzerine inşa ettik. Modelimiz, elektronik kartların kısa süreli saha verilerini kullanarak, garanti süresi içerisindeki güvenilirlik performanslarını yüksek doğrulukta tahmin etmektedir. Bu çalışmada kullandığımız kartların garanti süresi 3 yıldır ve kullandığımız veri seti 3 aylıktır. Varistörlerin Bozunum Prosesleri ZnO varistörlerde görülen değişik bozunum mekanizmalarını inceledik. Varistör voltajı Vv'nin değişik stres seviyelerinde nasıl değiştiğini modelledik. Bu amaç için, değişik AC akımlar kullanarak hızlandırılmış testler uyguladık ve Vv değerlerini ölçtük. Literatürdeki genel kanının aksine sadece düşen Vv değerleri değil, yükselen Vv değerleri de gözlemledik. Seçilmiş Yayınlar başlık: A Change-Point based Reliability Prediction Model using Field Return Data yazarlar: Mustafa Altun ve Vehbi Comert makale: Reliability Engineering and System Safety, Vol. 156, pp. 175–184, 2016. bildiri: Reliability and Maintainability Symposium (RAMS), Palm Harbor, USA, 2015. Yayın Sunum başlık: Distinct Degradation Processes in ZnO Varistors: Reliability Analysis and Modeling with Accelerated AC Tests yazarlar: Hadi Yadavari ve Mustafa Altun makale: Turkish Journal of Electrical Engineering and Computer Sciences, Vol. 25, No.4, pp. 3240–3252, 2017. bildiri: European Safety and Reliability Conference (ESREL), Zurich, Switzerland, 2015. Yayın Sunum Proje Desteği başlık: Beyaz Eşya Elektronik Kartları için Yüksek Doğruluklu bir Güvenilirlik Analizi Metodolojisi kurum & program: TÜBİTAK Üniversite-Sanayi İşbirliği Programı (1505) bütçe: 210.000 TL süre: 2013-2015, tamamlandı proje hedefi: Elektronik kartlar için saha geri dönüş verilerini, yeni hızlandırılmış test metodolojilerini ve hata bazlı simülasyonların fiziğini kullanarak güvenilirlik tahmin tekniklerini geliştirmek.

Analog Devre Tasarımı

Pozitif Geribesleme Geleneksel olarak analog devreler pozitif geribesleme çevrimleri içermemelidirler. Aykırı gözükse de, biz bu çalışmada akım kuvvetlendiricilerin giriş empedanslarını pozitif geribesleme kullanarak başarıyla iyileştirdik. Ek olarak yeni bir tamamen farksal akım kuvvetlendirici devresi önerdik ve bu devreyi filtre uygulamalarında test ettik. Seçilmiş Yayınlar başlık: Design of a Fully Differential Current Mode Operational Amplifier with its Filter Applications yazarlar: Mustafa Altun ve Hakan Kuntman makale: AEU International Journal of Electronics and Communications, Vol. 62, Issue 3, pp. 39–44, 2008. bildiri: ACM Great Lakes Symposium on VLSI (GLSVLSI), Stresa, Italy, 2007. Yayın Sunum

Ayrık Matematik

"Self Duality" Problemi IDNF (irredundant disjuntive normal form) formundaki monoton bir Boolean fonksiyonun self-dual olup olmadığının zaman karmaşıklığında belirlenmesi, matematikte çözülememiş önemli problemlerden biridir. Bu çalışma bu ünlü problem üzerinedir. Biz bu çalışmada IDNF formundaki monoton Boolean fonksiyonların değişken sayısının çarpım (disjunct) sayısından fazla olamayacağını gösterdik. Ayrıca n sayıda çarpım ve n sayıda değişken içeren IDNF formundaki monoton Boolean fonksiyonların, self-dual olup olmadığını bulan bir algoritma geliştirdik. Algoritmanın zaman karmaşıklığı O(n^3)'dür. Seçilmiş Yayınlar başlık: A Study on Monotone Self-dual Boolean Functions yazarlar: Mustafa Altun ve Marc Riedel makale: Acta Mathematicae Applicatae Sinica - English Series, Vol. 33, Issue 1, pp. 43–52, 2017 Yayın Sunum