Araştırma
(15 intermediate revisions by one user not shown) | |||
Line 20: | Line 20: | ||
Teknoloji Geliştirme</h3> | Teknoloji Geliştirme</h3> | ||
− | Anahtarlamalı kafeslerinin '''CMOS uyumlu''' olduğunu gösterdik. Bu amaçla, farklı dört | + | Anahtarlamalı kafeslerinin '''CMOS uyumlu''' olduğunu gösterdik. Bu amaçla, farklı dört uçlu anahtar yapıları önerdik; bunları üç boyutlu teknoloji bilgisayar destekli tasarım (TCAD) ortamında, TSMC 65nm CMOS prosesinin tasarım kurallarını karşılayarak, ve ayrıca Cadence ortamında kurduk ve simülasyonlarını tamamladık. Deneysel sonuçlar, anahtarlamalı kafesleri kullanılarak lojik fonksiyonları gerçeklemenin, geleneksel CMOS gerçeklemeleri ile karşılaştırıldığında '''çok daha az serim alanı kapladığını''' ve rekabetçi gecikme ve güç tüketimi değerlerine sahip olduğunu göstermektedir. |
[[Image:arastirma_lattice_technology.png|center|none|800px|link=]] | [[Image:arastirma_lattice_technology.png|center|none|800px|link=]] | ||
Line 45: | Line 45: | ||
|- valign=top | |- valign=top | ||
− | | width="696" |''' | + | | width="696" |'''Seçilmiş Yayınlar''' |
|} | |} | ||
Line 53: | Line 53: | ||
{| | {| | ||
|- valign=top | |- valign=top | ||
− | | width="100" |''' | + | | width="100" |'''başlık''': |
| width="450"|[[Media: Akkan_EtAl_H_and_Square_Lattice_Technology_Development.pdf | Technology Development and Modeling of Switching Lattices Using Square and H Shaped Four-Terminal Switches]] | | width="450"|[[Media: Akkan_EtAl_H_and_Square_Lattice_Technology_Development.pdf | Technology Development and Modeling of Switching Lattices Using Square and H Shaped Four-Terminal Switches]] | ||
|- valign="top" | |- valign="top" | ||
− | | ''' | + | | '''yazarlar''': |
− | | width="450"| Nihat Akkan, Serzat Safaltin, Levent Aksoy, Ismail Cevik, Herman Sedef, Csaba Andras Moritz | + | | width="450"| Nihat Akkan, Serzat Safaltin, Levent Aksoy, Ismail Cevik, Herman Sedef, Csaba Andras Moritz ve [[Mustafa Altun]] |
|- valign="top" | |- valign="top" | ||
− | | ''' | + | | '''makale''': |
− | | width="450" | [http://ieeexplore.ieee.org/xpl/RecentIssue.jsp?punumber=6245516 IEEE Transactions on Emerging Topics in Computing], | + | | width="450" | [http://ieeexplore.ieee.org/xpl/RecentIssue.jsp?punumber=6245516 IEEE Transactions on Emerging Topics in Computing], Vol. 10, Issue 1, pp. 351–360, 2022. |
|- valign=top | |- valign=top | ||
− | | ''' | + | | '''bildiri''': |
| width="450"| [http://www.date-conference.com/ Design, Automation and Test in Europe (DATE)], Grenoble, France, 2020. | | width="450"| [http://www.date-conference.com/ Design, Automation and Test in Europe (DATE)], Grenoble, France, 2020. | ||
|} | |} | ||
Line 70: | Line 70: | ||
[[File:PDF.png|65px|link=http://www.ecc.itu.edu.tr/images/6/69/Akkan_EtAl_H_and_Square_Lattice_Technology_Development.pdf]]</span> | [[File:PDF.png|65px|link=http://www.ecc.itu.edu.tr/images/6/69/Akkan_EtAl_H_and_Square_Lattice_Technology_Development.pdf]]</span> | ||
<br> | <br> | ||
− | [[Media:Akkan_EtAl_H_and_Square_Lattice_Technology_Development.pdf | | + | [[Media:Akkan_EtAl_H_and_Square_Lattice_Technology_Development.pdf | Yayın]] |
| align="center" width="70" | | | align="center" width="70" | | ||
<span class="plainlinks"> | <span class="plainlinks"> | ||
− | [[File:PPT.jpg|60px|link= | + | [[File:PPT.jpg|60px|link=https://www.ecc.itu.edu.tr/images/1/1c/Cevik_Aksoy_Altun_CMOS_Implementation_of_Switching_Lattices.pptx]] |
</span> | </span> | ||
− | <br> [ | + | <br> [https://www.ecc.itu.edu.tr/images/1/1c/Cevik_Aksoy_Altun_CMOS_Implementation_of_Switching_Lattices.pptx Sunum] |
|} | |} | ||
Line 83: | Line 83: | ||
{| | {| | ||
|- valign=top | |- valign=top | ||
− | | width="100" |''' | + | | width="100" |'''başlık''': |
| width="450"|[[Media:Aksoy_Altun_Realizations_with_Switching_Lattices.pdf | Novel Methods for Efficient Realization of Logic Functions Using Switching Lattices]] | | width="450"|[[Media:Aksoy_Altun_Realizations_with_Switching_Lattices.pdf | Novel Methods for Efficient Realization of Logic Functions Using Switching Lattices]] | ||
|- valign="top" | |- valign="top" | ||
− | | ''' | + | | '''yazarlar''': |
− | | Levent Aksoy | + | | Levent Aksoy ve [[Mustafa Altun]] |
|- valign="top" | |- valign="top" | ||
− | | ''' | + | | '''makale''': |
| width="450" | [http://ieeexplore.ieee.org/xpl/RecentIssue.jsp?punumber=12 IEEE Transactions on Computers], Vol. 69, Issue 3, pp. 427–440, 2020. | | width="450" | [http://ieeexplore.ieee.org/xpl/RecentIssue.jsp?punumber=12 IEEE Transactions on Computers], Vol. 69, Issue 3, pp. 427–440, 2020. | ||
|- valign="top" | |- valign="top" | ||
− | | ''' | + | | '''bildiri''': |
| width="450"| [http://www.date-conference.com/ Design, Automation and Test in Europe (DATE)], Florence, Italy, 2019. | | width="450"| [http://www.date-conference.com/ Design, Automation and Test in Europe (DATE)], Florence, Italy, 2019. | ||
|} | |} | ||
Line 99: | Line 99: | ||
[[File:PDF.png|65px|link=http://www.ecc.itu.edu.tr/images/e/e0/Aksoy_Altun_Realizations_with_Switching_Lattices.pdf]]</span> | [[File:PDF.png|65px|link=http://www.ecc.itu.edu.tr/images/e/e0/Aksoy_Altun_Realizations_with_Switching_Lattices.pdf]]</span> | ||
<br> | <br> | ||
− | [[Media:Aksoy_Altun_Realizations_with_Switching_Lattices.pdf | | + | [[Media:Aksoy_Altun_Realizations_with_Switching_Lattices.pdf | Yayın]] |
| align="center" width="70" | | | align="center" width="70" | | ||
<span class="plainlinks"> | <span class="plainlinks"> | ||
− | [[File:PPT.jpg|60px|link= | + | [[File:PPT.jpg|60px|link=https://www.ecc.itu.edu.tr/images/5/54/Aksoy_Altun_SAT_based_Synthesis_of_Switching_Lattices.pptx]] |
</span> | </span> | ||
− | <br> [ | + | <br> [https://www.ecc.itu.edu.tr/images/5/54/Aksoy_Altun_SAT_based_Synthesis_of_Switching_Lattices.pptx Sunum] |
|} | |} | ||
Line 118: | Line 118: | ||
|- valign=top | |- valign=top | ||
− | | width="696" |''' | + | | width="696" |'''Proje Desteği''' |
|} | |} | ||
{| style="margin-left: auto; margin-right: 0px; border:1px solid #abd5f5; background:#f1f5fc;" | {| style="margin-left: auto; margin-right: 0px; border:1px solid #abd5f5; background:#f1f5fc;" | ||
Line 125: | Line 125: | ||
{| | {| | ||
|- valign="top" | |- valign="top" | ||
− | | width="140" |''' | + | | width="140" |'''başlık''': |
− | | width="558"| | + | | width="558"| Anahtarlamalı Kafesler ile Hesaplama: Teknoloji Geliştirme, Eleman Modelleme ve Devre Tasarımı |
|- valign="top" | |- valign="top" | ||
− | | ''' | + | | '''kurum & program''': |
− | | width="450"| [https:// | + | | width="450"| [https://h2020.org.tr/tr/content/tubitak-ulusal-bilim-vakfi-nsf-ikili-isbirligi-destek-programi TUBITAK-NSF İkili İşbirliği Programı (2501)] |
|- valign="top" | |- valign="top" | ||
− | | ''' | + | | '''bütçe''': |
| 720.000 TL | | 720.000 TL | ||
|- valign="top" | |- valign="top" | ||
− | | ''' | + | | '''süre''': |
− | | 2019- | + | | 2019-2023, ''tamamlandı'' |
|} | |} | ||
{| style="margin-left: auto; margin-right: 0px; border:0.1px solid #abd5ff; background:#f1f5fc; padding:0.2em 0em;" | {| style="margin-left: auto; margin-right: 0px; border:0.1px solid #abd5ff; background:#f1f5fc; padding:0.2em 0em;" | ||
|- valign="top" | |- valign="top" | ||
− | | width="140" |''' | + | | width="140" |'''proje hedefi''': |
− | | width="558"| | + | | width="558"| Anahtarlamalı kafes yapılarına dayanan, CMOS uyumlu, ve geleneksel CMOS devrelerine göre çok daha düşük alan kaplayan yeni bir teknoloji geliştirmek ve geliştirilen teknoloji için eksiksiz bir elektronik tasarım otomasyon (Electronic Design Automation – EDA) metodolojisi sunmak. |
− | + | ||
|} | |} | ||
|} | |} | ||
Line 159: | Line 158: | ||
İleri beslemeli yapay sinir ağlarının (YSA) enerji tüketimini azaltmak için '''donanıma odaklı eğitim''' tekniklerini, yeni '''hibrit bit paralel seri''' sayı temsillerini ve sabit çarpma tabanlı '''paylaşım''' tekniklerini kullanmayı amaçlıyoruz. | İleri beslemeli yapay sinir ağlarının (YSA) enerji tüketimini azaltmak için '''donanıma odaklı eğitim''' tekniklerini, yeni '''hibrit bit paralel seri''' sayı temsillerini ve sabit çarpma tabanlı '''paylaşım''' tekniklerini kullanmayı amaçlıyoruz. | ||
− | [[Image: | + | [[Image:arastirma_ANN.png|center|none|800px|link=]] |
Line 172: | Line 171: | ||
|- valign=top | |- valign=top | ||
− | | width="696" |''' | + | | width="696" |'''Seçilmiş Yayınlar''' |
|} | |} | ||
{| style="border:1px solid #abd5f5; background:#f1f5fc;" | {| style="border:1px solid #abd5f5; background:#f1f5fc;" | ||
Line 178: | Line 177: | ||
{| | {| | ||
|- valign=top | |- valign=top | ||
− | | width="100" |''' | + | | width="100" |'''başlık''': |
| width="450"| [[Media:Aksoy_Parvin_Nojehdeh_Altun_Time_Multiplexed_ANN_Implementation.pdf | Efficient Time-Multiplexed Realization of Feedforward Artificial Neural Networks]] | | width="450"| [[Media:Aksoy_Parvin_Nojehdeh_Altun_Time_Multiplexed_ANN_Implementation.pdf | Efficient Time-Multiplexed Realization of Feedforward Artificial Neural Networks]] | ||
|- valign="top" | |- valign="top" | ||
− | | ''' | + | | '''yazarlar''': |
− | | Levent Aksoy, Sajjad Parvin, Mohammadreza Nojehdeh | + | | Levent Aksoy, Sajjad Parvin, Mohammadreza Nojehdeh ve [[Mustafa Altun]] |
|- valign="top" | |- valign="top" | ||
− | | ''' | + | | '''bildiri''': |
| width="450"| [http://iscas2020.org/ IEEE International Symposium on Circuits and Systems (ISCAS)], Seville, Spain, 2020. | | width="450"| [http://iscas2020.org/ IEEE International Symposium on Circuits and Systems (ISCAS)], Seville, Spain, 2020. | ||
|} | |} | ||
Line 191: | Line 190: | ||
[[File:PDF.png|65px|link=http://www.ecc.itu.edu.tr/images/e/eb/Aksoy_Parvin_Nojehdeh_Altun_Time_Multiplexed_ANN_Implementation.pdf]]</span> | [[File:PDF.png|65px|link=http://www.ecc.itu.edu.tr/images/e/eb/Aksoy_Parvin_Nojehdeh_Altun_Time_Multiplexed_ANN_Implementation.pdf]]</span> | ||
<br> | <br> | ||
− | [[Media:Aksoy_Parvin_Nojehdeh_Altun_Time_Multiplexed_ANN_Implementation.pdf | | + | [[Media:Aksoy_Parvin_Nojehdeh_Altun_Time_Multiplexed_ANN_Implementation.pdf | Yayın]] |
| align="center" width="70" | | | align="center" width="70" | | ||
<span class="plainlinks"> | <span class="plainlinks"> | ||
− | [[File:PPT.jpg|60px|link= | + | [[File:PPT.jpg|60px|link=https://www.ecc.itu.edu.tr/images/3/3a/Aksoy_Parvin_Nojehdeh_Altun_Time_Multiplexed_ANN_Implementation.pptx]] |
</span> | </span> | ||
− | <br> [ | + | <br> [https://www.ecc.itu.edu.tr/images/3/3a/Aksoy_Parvin_Nojehdeh_Altun_Time_Multiplexed_ANN_Implementation.pptx Sunum] |
|} | |} | ||
|} | |} | ||
Line 211: | Line 210: | ||
|- valign=top | |- valign=top | ||
− | | width="696" |''' | + | | width="696" |'''Proje Desteği''' |
|} | |} | ||
Line 219: | Line 218: | ||
{| | {| | ||
|- valign="top" | |- valign="top" | ||
− | | width="140" |''' | + | | width="140" |'''başlık''': |
− | | width="558"| | + | | width="558"|Çok Düşük Enerji Tüketen Taşınabilir Kullanıma Uygun Yapay Sinir Ağlarının (YSA) Donanım Gerçeklemeleri |
|- valign="top" | |- valign="top" | ||
− | | ''' | + | | '''kurum& program''': |
− | | [http://www.tubitak.gov.tr/tr/destekler/akademik/ulusal-destek-programlari/icerik-1001-bilimsel-ve-teknolojik-arastirma-projelerini-destekleme-pr | + | | [http://www.tubitak.gov.tr/tr/destekler/akademik/ulusal-destek-programlari/icerik-1001-bilimsel-ve-teknolojik-arastirma-projelerini-destekleme-pr TÜBİTAK Bilimsel ve Teknolojik Araştırma Projelerini Destekleme Programı (1001)] |
|- valign="top" | |- valign="top" | ||
− | | ''' | + | | '''bütçe''': |
| 400.000 TL | | 400.000 TL | ||
|- valign="top" | |- valign="top" | ||
− | | ''' | + | | '''süre''': |
− | | 2020-2023 | + | | 2020-2023, ''tamamlandı'' |
|} | |} | ||
{| style="margin-left: auto; margin-right: 0px; border:0.1px solid #abd5ff; background:#f1f5fc; padding:0.2em 0em;" | {| style="margin-left: auto; margin-right: 0px; border:0.1px solid #abd5ff; background:#f1f5fc; padding:0.2em 0em;" | ||
|- valign="top" | |- valign="top" | ||
− | | width="140" |''' | + | | width="140" |'''proje hedefi''': |
− | | width="558"| | + | | width="558"| Sayı sistemlerinden başlanarak lojik, devre ve sistem gerçekleme seviyelerinde enerji optimizasyonu yapmak. |
|} | |} | ||
Line 261: | Line 260: | ||
{| id=portal cellspacing="0" cellpadding="0" width=100% style="border:1px solid #B8C7D9; padding:0px;" | {| id=portal cellspacing="0" cellpadding="0" width=100% style="border:1px solid #B8C7D9; padding:0px;" | ||
|- | |- | ||
− | | colspan="2" style="background:# | + | | colspan="2" style="background:#8FBC9F; text-align:center; padding:1px; border-bottom:1px #8FBC9F solid;" | |
<h2 style="margin:.1em; border-bottom:1px; font-size:140%; font-weight:bold;"> Nano-Çaprazlayıcı Dizinler ile Hesaplama </h2> | <h2 style="margin:.1em; border-bottom:1px; font-size:140%; font-weight:bold;"> Nano-Çaprazlayıcı Dizinler ile Hesaplama </h2> | ||
Line 276: | Line 275: | ||
Teknoloji Geliştirme</h3> | Teknoloji Geliştirme</h3> | ||
− | Dört-uçlu anahtar tabanlı bir dizin, iki-uçlu anahtarlara kıyasla, anahtar sayısı bakımından '''önemli bir alan avantajı''' sunsa da, teknoloji seviyesinde gerçekleştirilmesi henüz net olarak cevaplanmamıştır. Bu ihtiyacı karşılamak için | + | Dört-uçlu anahtar tabanlı bir dizin, iki-uçlu anahtarlara kıyasla, anahtar sayısı bakımından '''önemli bir alan avantajı''' sunsa da, teknoloji seviyesinde gerçekleştirilmesi henüz net olarak cevaplanmamıştır. Bu ihtiyacı karşılamak için, üç boyutlu teknoloji bilgisayar destekli tasarım (TCAD) simülasyonları kullanarak, '''dört-uçlu anahtarların doğrudan CMOS teknolojisi ile gerçeklenebileceğini gösterdik'''. Ardından, TCAD simülasyon verilerini standart CMOS akım-gerilim denklemlerine uyarlayarak, dört-uçlu bir anahtarın Spice modelini geliştirdik. |
− | + | ||
− | + | ||
<h3> | <h3> | ||
Line 332: | Line 329: | ||
<span class="plainlinks"> | <span class="plainlinks"> | ||
− | [[File:PPT.jpg|60px|link= | + | [[File:PPT.jpg|60px|link=https://www.ecc.itu.edu.tr/images/7/71/Safaltin_EtAl_Technology_Development_for_Switching_Lattices.pptx]] |
</span> | </span> | ||
− | <br> [ | + | <br> [https://www.ecc.itu.edu.tr/images/7/71/Safaltin_EtAl_Technology_Development_for_Switching_Lattices.pptx Sunum] |
|} | |} | ||
Line 361: | Line 358: | ||
<span class="plainlinks"> | <span class="plainlinks"> | ||
− | [[File:PPT.jpg|60px|link= | + | [[File:PPT.jpg|60px|link=https://www.ecc.itu.edu.tr/images/b/b8/Tunali_Altun_Logic_Synthesis_and_Defect_Tolerance_for_Memristive_Crossbars.pptx]] |
</span> | </span> | ||
− | <br> [ | + | <br> [https://www.ecc.itu.edu.tr/images/b/b8/Tunali_Altun_Logic_Synthesis_and_Defect_Tolerance_for_Memristive_Crossbars.pptx Sunum] |
|} | |} | ||
Line 392: | Line 389: | ||
<span class="plainlinks"> | <span class="plainlinks"> | ||
− | [[File:PDF.png|65px|link= | + | [[File:PDF.png|65px|link=https://www.ecc.itu.edu.tr/images/7/7f/Altun_EtAl_Synthesis_and_Performance_Optimization_of_a_Switching_Nano-crossbar_Computer_SLIDES.pdf]] |
</span> | </span> | ||
<br> [[Media:Altun_EtAl_Synthesis_and_Performance_Optimization_of_a_Switching_Nano-crossbar_Computer_SLIDES.pdf | Sunum]] | <br> [[Media:Altun_EtAl_Synthesis_and_Performance_Optimization_of_a_Switching_Nano-crossbar_Computer_SLIDES.pdf | Sunum]] | ||
Line 421: | Line 418: | ||
<span class="plainlinks"> | <span class="plainlinks"> | ||
− | [[File:PPT.jpg|60px|link= | + | [[File:PPT.jpg|60px|link=https://www.ecc.itu.edu.tr/images/f/f9/Tunali_Altun_Defect_Tolerance_in_Diode_FET_and_Four-Terminal_Switch_based_Nano-Crossbar_Arrays.pptx]] |
</span> | </span> | ||
− | <br> [ | + | <br> [https://www.ecc.itu.edu.tr/images/f/f9/Tunali_Altun_Defect_Tolerance_in_Diode_FET_and_Four-Terminal_Switch_based_Nano-Crossbar_Arrays.pptx Sunum] |
|} | |} | ||
Line 452: | Line 449: | ||
<span class="plainlinks"> | <span class="plainlinks"> | ||
− | [[File:PPT.jpg|60px|link= | + | [[File:PPT.jpg|60px|link=https://www.ecc.itu.edu.tr/images/2/28/Altun_Riedel_Lattice-Based_Computation_of_Boolean_Functions.ppt]] |
</span> | </span> | ||
− | <br> [ | + | <br> [https://www.ecc.itu.edu.tr/images/2/28/Altun_Riedel_Lattice-Based_Computation_of_Boolean_Functions.ppt Sunum] |
|} | |} | ||
--> | --> | ||
Line 468: | Line 465: | ||
|- valign=top | |- valign=top | ||
| width="696" |'''Proje Desteği''' | | width="696" |'''Proje Desteği''' | ||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
|} | |} | ||
Line 510: | Line 482: | ||
|- valign="top" | |- valign="top" | ||
| '''süre''': | | '''süre''': | ||
− | | 2015-2019 | + | | 2015-2019, ''tamamlandı'' |
|} | |} | ||
{| style="margin-left: auto; margin-right: 0px; border:0.1px solid #abd5ff; background:#f1f5fc; padding:0.2em 0em;" | {| style="margin-left: auto; margin-right: 0px; border:0.1px solid #abd5ff; background:#f1f5fc; padding:0.2em 0em;" | ||
Line 553: | Line 525: | ||
{| id=portal cellspacing="0" cellpadding="0" width=100% style="border:1px solid #B8C7D9; padding:0px;" | {| id=portal cellspacing="0" cellpadding="0" width=100% style="border:1px solid #B8C7D9; padding:0px;" | ||
|- | |- | ||
− | | colspan="2" style="background:# | + | | colspan="2" style="background:#8FBC8F; text-align:center; padding:1px; border-bottom:1px #8FBC8F solid;" | |
<h2 style="margin:.1em; border-bottom:1px; font-size:140%; font-weight:bold;"> Stokastik Devre Tasarımı </h2> | <h2 style="margin:.1em; border-bottom:1px; font-size:140%; font-weight:bold;"> Stokastik Devre Tasarımı </h2> | ||
|- | |- | ||
Line 592: | Line 564: | ||
|- valign=top | |- valign=top | ||
| '''bildiri''': | | '''bildiri''': | ||
− | | width="450"| [http://www.eng.ucy.ac.cy/theocharides/isvlsi16/IEEE Computer Society Annual Symposium on VLSI (ISVLSI)], Pittsburgh, USA, 2016. | + | | width="450"| [http://www.eng.ucy.ac.cy/theocharides/isvlsi16/ IEEE Computer Society Annual Symposium on VLSI (ISVLSI)], Pittsburgh, USA, 2016. |
|} | |} | ||
Line 603: | Line 575: | ||
<span class="plainlinks"> | <span class="plainlinks"> | ||
− | [[File:PPT.jpg|60px|link= | + | [[File:PPT.jpg|60px|link=https://www.ecc.itu.edu.tr/images/d/d6/Vahapoglu_Altun_Accurate_Synthesis_of_Arithmetic_Operations_with_Stochastic_Logic.pptx]] |
</span> | </span> | ||
− | <br> [ | + | <br> [https://www.ecc.itu.edu.tr/images/d/d6/Vahapoglu_Altun_Accurate_Synthesis_of_Arithmetic_Operations_with_Stochastic_Logic.pptx Sunum] |
|} | |} | ||
|} | |} | ||
Line 635: | Line 607: | ||
|- valign="top" | |- valign="top" | ||
| '''süre''': | | '''süre''': | ||
− | | 2017-2020 | + | | 2017-2020, ''tamamlandı'' |
|} | |} | ||
{| style="margin-left: auto; margin-right: 0px; border:0.1px solid #abd5ff; background:#f1f5fc; padding:0.2em 0em;" | {| style="margin-left: auto; margin-right: 0px; border:0.1px solid #abd5ff; background:#f1f5fc; padding:0.2em 0em;" | ||
Line 657: | Line 629: | ||
|- valign="top" | |- valign="top" | ||
| '''süre''': | | '''süre''': | ||
− | | 2017-2019 | + | | 2017-2019, ''tamamlandı'' |
|} | |} | ||
Line 670: | Line 642: | ||
{| id=portal cellspacing="0" cellpadding="0" width=100% style="border:1px solid #B8C7D9; padding:0px;" | {| id=portal cellspacing="0" cellpadding="0" width=100% style="border:1px solid #B8C7D9; padding:0px;" | ||
|- | |- | ||
− | | colspan="2" style="background:# | + | | colspan="2" style="background:#8FBC7F; text-align:center; padding:1px; border-bottom:1px #8FBC7F solid;" | |
<h2 style="margin:.1em; border-bottom:1px; font-size:140%; font-weight:bold;"> Yaklaşık Devre ve Sistem Tasarımı </h2> | <h2 style="margin:.1em; border-bottom:1px; font-size:140%; font-weight:bold;"> Yaklaşık Devre ve Sistem Tasarımı </h2> | ||
|- | |- | ||
Line 703: | Line 675: | ||
|- valign="top" | |- valign="top" | ||
| '''yazarlar''': | | '''yazarlar''': | ||
− | | Mohammadreza Nojehdeh | + | | Mohammadreza Nojehdeh ve [[Mustafa Altun]] |
|- valign="top" | |- valign="top" | ||
| '''makale''': | | '''makale''': | ||
Line 709: | Line 681: | ||
|- valign=top | |- valign=top | ||
| '''bildiri''': | | '''bildiri''': | ||
− | | width="450"| [http://www.eng.ucy.ac.cy/theocharides/isvlsi20/ | + | | width="450"| [http://www.eng.ucy.ac.cy/theocharides/isvlsi20/ IEEE Computer Society Annual Symposium on VLSI (ISVLSI)], Limassol, Cyprus, 2020. |
|} | |} | ||
| align=center width="70" | | | align=center width="70" | | ||
Line 719: | Line 691: | ||
<span class="plainlinks"> | <span class="plainlinks"> | ||
− | [[File:PPT.jpg|60px|link= | + | [[File:PPT.jpg|60px|link=https://www.ecc.itu.edu.tr/images/7/7f/Nojehdeh_Aksoy_Altun_Approximate_ANN.pptx]] |
</span> | </span> | ||
− | <br> [ | + | <br> [https://www.ecc.itu.edu.tr/images/7/7f/Nojehdeh_Aksoy_Altun_Approximate_ANN.pptx Sunum] |
|} | |} | ||
{| style="border:1px solid #abd5f5; background:#f1f5fc;" | {| style="border:1px solid #abd5f5; background:#f1f5fc;" | ||
Line 731: | Line 703: | ||
|- valign="top" | |- valign="top" | ||
| '''yazarlar''': | | '''yazarlar''': | ||
− | | Tuba Ayhan | + | | Tuba Ayhan ve [[Mustafa Altun]] |
|- valign="top" | |- valign="top" | ||
| '''makale''': | | '''makale''': | ||
Line 748: | Line 720: | ||
<span class="plainlinks"> | <span class="plainlinks"> | ||
− | [[File:PPT.jpg|60px|link= | + | [[File:PPT.jpg|60px|link=https://www.ecc.itu.edu.tr/images/8/86/Ayhan_Kula_Altun_Approximate_System_Design_Methodology.pptx]] |
</span> | </span> | ||
− | <br> [ | + | <br> [https://www.ecc.itu.edu.tr/images/8/86/Ayhan_Kula_Altun_Approximate_System_Design_Methodology.pptx Sunum] |
|} | |} | ||
Line 783: | Line 755: | ||
|- valign="top" | |- valign="top" | ||
| '''süre''': | | '''süre''': | ||
− | | 2018-2020 | + | | 2018-2020, ''tamamlandı'' |
|} | |} | ||
{| style="margin-left: auto; margin-right: 0px; border:0.1px solid #abd5ff; background:#f1f5fc; padding:0.2em 0em;" | {| style="margin-left: auto; margin-right: 0px; border:0.1px solid #abd5ff; background:#f1f5fc; padding:0.2em 0em;" | ||
Line 799: | Line 771: | ||
{| id=portal cellspacing="0" cellpadding="0" width=100% style="border:1px solid #B8C7D9; padding:0px;" | {| id=portal cellspacing="0" cellpadding="0" width=100% style="border:1px solid #B8C7D9; padding:0px;" | ||
|- | |- | ||
− | | colspan="2" style="background:# | + | | colspan="2" style="background:#8FBC6F; text-align:center; padding:1px; border-bottom:1px #8FBC6F solid;" | |
<h2 style="margin:.1em; border-bottom:1px; font-size:140%; font-weight:bold;"> Tersinir Hesaplama</h2> | <h2 style="margin:.1em; border-bottom:1px; font-size:140%; font-weight:bold;"> Tersinir Hesaplama</h2> | ||
|- | |- | ||
Line 866: | Line 838: | ||
<span class="plainlinks"> | <span class="plainlinks"> | ||
− | [[File:PPT.jpg|60px|link= | + | [[File:PPT.jpg|60px|link=https://www.ecc.itu.edu.tr/images/f/f4/Parvin_Altun_CMOS_Fault_Tolerance_with_Preservative_Reversible_Gates.pptx]] |
</span> | </span> | ||
− | <br> [ | + | <br> [https://www.ecc.itu.edu.tr/images/f/f4/Parvin_Altun_CMOS_Fault_Tolerance_with_Preservative_Reversible_Gates.pptx Sunum] |
|} | |} | ||
Line 916: | Line 888: | ||
<span class="plainlinks"> | <span class="plainlinks"> | ||
− | [[File:PPT.jpg|60px|link= | + | [[File:PPT.jpg|60px|link=https://www.ecc.itu.edu.tr/images/d/d0/Susam_Altun_An_Efficient_Algorithm_to_Synthesize_Quantum_Circuits_and_Optimization.pptx]] |
</span> | </span> | ||
− | <br> [ | + | <br> [https://www.ecc.itu.edu.tr/images/d/d0/Susam_Altun_An_Efficient_Algorithm_to_Synthesize_Quantum_Circuits_and_Optimization.pptx Sunum] |
|} | |} | ||
--> | --> | ||
Line 984: | Line 956: | ||
{| id=portal cellspacing="0" cellpadding="0" width=100% style="border:1px solid #B8C7D9; padding:0px;" | {| id=portal cellspacing="0" cellpadding="0" width=100% style="border:1px solid #B8C7D9; padding:0px;" | ||
|- | |- | ||
− | | colspan="2" style="background:# | + | | colspan="2" style="background:#8FBC5F; text-align:center; padding:1px; border-bottom:1px #8FBC5F solid;" | |
<h2 style="margin:.1em; border-bottom:1px; font-size:140%; font-weight:bold;"> Elektronik Ürünlerin Güvenilirliği </h2> | <h2 style="margin:.1em; border-bottom:1px; font-size:140%; font-weight:bold;"> Elektronik Ürünlerin Güvenilirliği </h2> | ||
|- | |- | ||
Line 1,048: | Line 1,020: | ||
<span class="plainlinks"> | <span class="plainlinks"> | ||
− | [[File:PPT.jpg|60px|link= | + | [[File:PPT.jpg|60px|link=https://www.ecc.itu.edu.tr/images/a/a7/Comert_Altun_Nadar_Erturk_Warranty_Forecasting_of_Electronic_Boards_using_Short-term_Field_Data.pptx]] |
</span> | </span> | ||
− | <br> [ | + | <br> [https://www.ecc.itu.edu.tr/images/a/a7/Comert_Altun_Nadar_Erturk_Warranty_Forecasting_of_Electronic_Boards_using_Short-term_Field_Data.pptx Sunum] |
|} | |} | ||
Line 1,078: | Line 1,050: | ||
<span class="plainlinks"> | <span class="plainlinks"> | ||
− | [[File:PPT.jpg|60px|link= | + | [[File:PPT.jpg|60px|link=https://www.ecc.itu.edu.tr/images/d/de/Yadavari_EtAl_Effects_of_ZnO_Varistor_Degradation_on_the_Overvoltage_Protection_Mechanism_of_Electronic_Boards.pptx]] |
</span> | </span> | ||
− | <br> [ | + | <br> [https://www.ecc.itu.edu.tr/images/d/de/Yadavari_EtAl_Effects_of_ZnO_Varistor_Degradation_on_the_Overvoltage_Protection_Mechanism_of_Electronic_Boards.pptx Sunum] |
|} | |} | ||
Line 1,105: | Line 1,077: | ||
<span class="plainlinks"> | <span class="plainlinks"> | ||
− | [[File:PPT.jpg|60px|link= | + | [[File:PPT.jpg|60px|link=https://www.ecc.itu.edu.tr/images/a/a8/Sal_Altun_Extensive_Investigation_of_CALT_in_Comparison_with_ALT.pptx]] |
</span> | </span> | ||
− | <br> [ | + | <br> [https://www.ecc.itu.edu.tr/images/a/a8/Sal_Altun_Extensive_Investigation_of_CALT_in_Comparison_with_ALT.pptx Sunum] |
|} --> | |} --> | ||
|} | |} | ||
Line 1,170: | Line 1,142: | ||
{| id=portal cellspacing="0" cellpadding="0" width=100% style="border:1px solid #B8C7D9; padding:0px;" | {| id=portal cellspacing="0" cellpadding="0" width=100% style="border:1px solid #B8C7D9; padding:0px;" | ||
|- | |- | ||
− | | colspan="2" style="background:# | + | | colspan="2" style="background:#8FBC4F; text-align:center; padding:1px; border-bottom:1px #8FBC4F solid;" | |
<h2 style="margin:.1em; border-bottom:1px; font-size:140%; font-weight:bold;"> Analog Devre Tasarımı </h2> | <h2 style="margin:.1em; border-bottom:1px; font-size:140%; font-weight:bold;"> Analog Devre Tasarımı </h2> | ||
|- | |- | ||
Line 1,216: | Line 1,188: | ||
<span class="plainlinks"> | <span class="plainlinks"> | ||
− | [[File:PPT.jpg|60px|link= | + | [[File:PPT.jpg|60px|link=https://www.ecc.itu.edu.tr/images/7/77/Altun_Kuntman_A_Wideband_CMOS_Current-Mode_Operational_Amplifier_and_Its_Use_for_Band-Pass_Filter_Realization.ppt]] |
</span> | </span> | ||
− | <br> [ | + | <br> [https://www.ecc.itu.edu.tr/images/7/77/Altun_Kuntman_A_Wideband_CMOS_Current-Mode_Operational_Amplifier_and_Its_Use_for_Band-Pass_Filter_Realization.ppt Sunum] |
|} | |} | ||
Line 1,233: | Line 1,205: | ||
{| id=portal cellspacing="0" cellpadding="0" width=100% style="border:1px solid #B8C7D9; padding:0px;" | {| id=portal cellspacing="0" cellpadding="0" width=100% style="border:1px solid #B8C7D9; padding:0px;" | ||
|- | |- | ||
− | | colspan="2" style="background:# | + | | colspan="2" style="background:#8FBC3F; text-align:center; padding:1px; border-bottom:1px #8FBC3F solid;" | |
<h2 style="margin:.1em; border-bottom:1px; font-size:140%; font-weight:bold;"> Ayrık Matematik </h2> | <h2 style="margin:.1em; border-bottom:1px; font-size:140%; font-weight:bold;"> Ayrık Matematik </h2> | ||
|- | |- | ||
Line 1,276: | Line 1,248: | ||
<span class="plainlinks"> | <span class="plainlinks"> | ||
− | [[File:PPT.jpg|60px|link= | + | [[File:PPT.jpg|60px|link=https://www.ecc.itu.edu.tr/images/1/18/Altun_Riedel_A_Study_on_Monotone_Self_Dual_Boolean_Functions.ppt]] |
</span> | </span> | ||
− | <br> [ | + | <br> [https://www.ecc.itu.edu.tr/images/1/18/Altun_Riedel_A_Study_on_Monotone_Self_Dual_Boolean_Functions.ppt Sunum] |
|} | |} | ||
Latest revision as of 22:20, 17 April 2023
Araştırmalarımızın amacı, elektronik devre ve sistemler için hesaplama, devre tasarımı ve güvenilirlik konularında yeni yaklaşımlar geliştirmektir. Araştırmalarımız temelde yeni ve gelişen teknolojileri ve hesaplama düzenlerini hedef almaktadır. Aşağıda en yeniden en eskiye ve önem sırasına göre sıralanan araştırma konuları yer almaktadır. Her konu kısaca anlatılmış ve ilgili yayın ve projeler eklenmiştir.
Contents |
Anahtarlamalı Kafesler ile Hesaplama | ||||||||||||||||||||||||||||||||||||||||
Dört uçlu anahtarlardan oluşan iki boyutlu bir ağ olarak oluşturulan anahtarlamalı kafes, lojik hesaplama için düzenli, yoğun, alan verimli ve CMOS uyumlu bir yapı olarak sunulmuştur. Kafesin her bir bölümü dört uçlı bir anahtardır ve bir kontrol girişine ve dört terminale sahiptir. Kontrol girişi, tüm terminallerinin bağlantılarını keser (KAPALI) veya tümünün bağlı (AÇIK) olmasını sağlar. ![]() Teknoloji GeliştirmeAnahtarlamalı kafeslerinin CMOS uyumlu olduğunu gösterdik. Bu amaçla, farklı dört uçlu anahtar yapıları önerdik; bunları üç boyutlu teknoloji bilgisayar destekli tasarım (TCAD) ortamında, TSMC 65nm CMOS prosesinin tasarım kurallarını karşılayarak, ve ayrıca Cadence ortamında kurduk ve simülasyonlarını tamamladık. Deneysel sonuçlar, anahtarlamalı kafesleri kullanılarak lojik fonksiyonları gerçeklemenin, geleneksel CMOS gerçeklemeleri ile karşılaştırıldığında çok daha az serim alanı kapladığını ve rekabetçi gecikme ve güç tüketimi değerlerine sahip olduğunu göstermektedir. ![]() Performans OptimizasyonuGecikme kısıtlaması altında kafes boyutlarını optimize etmek için bir lojik sentez algoritması önerdik. Ayrıca kafeslerin alan-gecikme-güç verimliliği için statik ve dinamik lojik çözümleri önerdik. SentezMinimum boyutta anahtarlama kafesler ile lojik fonksiyonları gerçeklemek için optimum ve sezgisel algoritmalar önerdik.
|
Enerji Verimli YSA Donanım gerçeklemesi | |||||||||||||||||||||||||||
İleri beslemeli yapay sinir ağlarının (YSA) enerji tüketimini azaltmak için donanıma odaklı eğitim tekniklerini, yeni hibrit bit paralel seri sayı temsillerini ve sabit çarpma tabanlı paylaşım tekniklerini kullanmayı amaçlıyoruz. ![]()
|
Nano-Çaprazlayıcı Dizinler ile Hesaplama | |||||||||||||||||||||||||||
Nano-çaprazlayıcı dizinler yakın gelecekte CMOS'un yerini alacak güçlü bir aday teknoloji olarak ortaya çıkmıştır. Düzenli ve sık yapıdadırlar. Dizinler ile hesaplama, iki-uçlu ya da dört-uçlu anahtarlar gibi davranan çaprazlama noktaları ile elde edilir. Kullanılan teknolojiye bağlı olarak, iki-uçlu bir anahtar, diyot, direnç/memristor veya FET gibi davranır. Öte yandan, dört-uçlu anahtarın tek bir davranışı vardır. İki-uçlu anahtar tabanlı dizinler için önerilen birçok farklı teknoloji olmasına rağmen, dört-uçlu anahtar tabanlı dizinler, anahtarlamalı kafesler, için teknoloji geliştirme yakın zamanda başlamıştır. Hem iki-uçlu hem de dört-uçlu anahtar tabanlı dizinler için, ortaya çıkacak bir nano bilgisayarın tasarımı ve yapımı için tam bir sentez ve performans optimizasyon metodolojisi geliştirmeyi hedefliyoruz. Ayrıca, özellikle anahtarlamalı kafesleri gerçeklemek için CMOS uyumlu teknolojiler geliştirmeyi hedefliyoruz. ![]() Teknoloji GeliştirmeDört-uçlu anahtar tabanlı bir dizin, iki-uçlu anahtarlara kıyasla, anahtar sayısı bakımından önemli bir alan avantajı sunsa da, teknoloji seviyesinde gerçekleştirilmesi henüz net olarak cevaplanmamıştır. Bu ihtiyacı karşılamak için, üç boyutlu teknoloji bilgisayar destekli tasarım (TCAD) simülasyonları kullanarak, dört-uçlu anahtarların doğrudan CMOS teknolojisi ile gerçeklenebileceğini gösterdik. Ardından, TCAD simülasyon verilerini standart CMOS akım-gerilim denklemlerine uyarlayarak, dört-uçlu bir anahtarın Spice modelini geliştirdik. Performans OptimizasyonuMemristor tabanlı dizinleri de içeren nano anahtarlamalı dizinlerin optimizasyonu üzerine çalışıyoruz. Dizilerin alan, gecikme ve güç maliyetlerini dikkate alarak hataya dayanıklı lojik sentez algoritmaları önerdik. Hata ToleransıYeniden ayarlanabilir nano dizinlerde oluşan açık ve kapalı hataları inceledik. Kalıcı hatalar için, sıralama, geri-izleme ve satır eşleştirme tekniklerini kullanan hızlı bir buluşsal algoritma geliştirdik. Yumuşak/geçici hatalar için, tolere edilebilir bütün hata yerlerini yinelemeli bir teknik kullanarak belirledik. SentezBoolean fonksiyonları diyot, FET ve dört-uçlu anahtar tabanlı nano dizinler ile gerçekledik ve dizin boyut formülleri elde ettik. Buna ek olarak, dört-uçlu anahtarlardan oluşan dizinleri optimum sentezleyen bir algoritma geliştirdik.
|
Stokastik Devre Tasarımı | |||||||||||||||||||||||||||||
Rastgele veya Binom dağılımlı bit katarlarını işleyen yeni bir hesaplama paradigması “Bit Stream Computing (BSC)” önerdik. Önerilen paradigma, stokastik mantığın alan avantajından ve geleneksel ikili mantığın doğruluk avantajından faydalanmaktadır. Asenkron veya senkron olarak sınıflandırılmış tam ve yarı doğru aritmetik çarpıcı ve toplayıcı devreler gerçekledik. Bu çalışmanın, geleneksel ikili ve geleneksel stokastik hesaplama tekniklerine alternatif sunarak yeni ufuklar açtığına inanıyoruz. ![]()
|
Yaklaşık Devre ve Sistem Tasarımı | ||||||||||||||||||||||||||||||||||||||||
Bu çalışma, sistem düzeyinde tasarımın istenen doğrulukta olması için devre düzeyinde tasarımın güç/alan verimliliğini sağlar. İlk önce devre seviyesinde yaklaşık hesaplama blokları, genellikle toplayıcılar ve çarpıcılar, tasarladık. Daha sonra sistem seviyesinde, toplam hesaplama maliyetini en aza indiren ancak nihai performansı koruyan yaklaşık hesaplama birimlerini seçen bir yöntem geliştirildi. Yöntem, her bloğun yeterli çıktı kalitesini belirlemek için toplam sistemi en üst seviyeden aritmetik birimlerine kadar araştırmaktadır. ![]()
|
Tersinir Hesaplama | |||||||||||||||||||||||||||||||||||||
Geleneksel CMOS devrelerinden farklı olarak, tersinir devreler gizli hatalara sahip değildir, bu nedenle dahili devre düğümlerinde meydana gelen hatalar her zaman çıkışta bir hataya neden olur. Bu, çevrimiçi veya eşzamanlı hata toleransı için eşsiz bir özelliktir. Bu durumdan hareketle, tersinir hesaplamayı kullanarak hataya dayanıklı CMOS devre blokları gerçekliyoruz. Öncelikle tersinir kapılarla tersinir devreler sentezliyoruz; sonra onları hataya dayanıklı hale getiriyoruz; ve son olarak tersinir kapılardan CMOS kapılara dönüşümü yapıyoruz. ![]() Mükemmel Hata TespitiTersinir hesaplamadan yararlanarak % 100 çevrimiçi veya eşzamanlı hata tespitine sahip CMOS devreleri sentezledik. Bu amaç için tersinir parite korunumlu bir kapı kütüphanesi önerdik. Çevrimiçi Hata Tespiti ve DüzeltmeÇoklu kontrol Toffoli kapılarını kullanarak tersine çevrilebilir bir devrede hataya dayanıklı hale getirmek için iki teknik geliştiriyoruz. İlk olarak, tek parite korumasına dayanan ve çıktıdaki tek sayıdaki hataları tespit edebilen bir teknik geliştirdik. İkinci teknik ise Hamming kodları üzerine inşa edilen bir hata düzeltme tekniğidir. Aynı zamanda, Fredkin kapısı gibi korunumlu tersinir kapılarla mükemmel hata tespitinin mümkün olduğunu gösterdik. Bir sonraki adım olarak, önerilen tersinir devreleri geleneksel CMOS kapılarından oluşan devrelere dönüştürdük.
|
Elektronik Ürünlerin Güvenilirliği | ||||||||||||||||||||||||||||||||||||||||
Elektronik sektöründe yaşanan baş döndürücü gelişmeler, elektronik devre ve sistemlerin güvenilirliği kavramını yeniden şekillendirmiştir. Elektronik ürünlerin günümüzdeki hızlı üretim döngüleri, uzun süreli ve masraflı olan geleneksel hızlandırılmış testlerin öneminin azalmasına neden olmuştur. Biz bu çalışmada görece masrafsız ve yüksek doğruluklu bir güvenilirlik analizi metodolojisi önerdik. Bu noktada saha verileri, yeni hızlandırılmış testler ve hata fiziği tabanlı benzetimlerden yararlandık. Çalışmalarımız Avrupa'nın en büyük ev aletleri ve beyaz eşya üreticilerinden biri olan Arçelik A.Ş. ile birlikte yürütülmüştür. ![]() Saha Verileri ile Güvenilirlik Analizi ve TahminiYüksek miktarda üretilen elektronik ürünler için saha arıza verileri ile güvenilirlik tahmin modeli geliştirdik. Modelimizi, önerdiğimiz değişim noktası tespit metodunu kullanarak Weibul-eksponansiyel dağılımı üzerine inşa ettik. Modelimiz, elektronik kartların kısa süreli saha verilerini kullanarak, garanti süresi içerisindeki güvenilirlik performanslarını yüksek doğrulukta tahmin etmektedir. Bu çalışmada kullandığımız kartların garanti süresi 3 yıldır ve kullandığımız veri seti 3 aylıktır. Varistörlerin Bozunum ProsesleriZnO varistörlerde görülen değişik bozunum mekanizmalarını inceledik. Varistör voltajı Vv'nin değişik stres seviyelerinde nasıl değiştiğini modelledik. Bu amaç için, değişik AC akımlar kullanarak hızlandırılmış testler uyguladık ve Vv değerlerini ölçtük. Literatürdeki genel kanının aksine sadece düşen Vv değerleri değil, yükselen Vv değerleri de gözlemledik.
|
Analog Devre Tasarımı | |||||||||||||||
Pozitif GeribeslemeGeleneksel olarak analog devreler pozitif geribesleme çevrimleri içermemelidirler. Aykırı gözükse de, biz bu çalışmada akım kuvvetlendiricilerin giriş empedanslarını pozitif geribesleme kullanarak başarıyla iyileştirdik. Ek olarak yeni bir tamamen farksal akım kuvvetlendirici devresi önerdik ve bu devreyi filtre uygulamalarında test ettik.
|
Ayrık Matematik | |||||||||||||
"Self Duality" ProblemiIDNF (irredundant disjuntive normal form) formundaki monoton bir Boolean fonksiyonun self-dual olup olmadığının zaman karmaşıklığında belirlenmesi, matematikte çözülememiş önemli problemlerden biridir. Bu çalışma bu ünlü problem üzerinedir. Biz bu çalışmada IDNF formundaki monoton Boolean fonksiyonların değişken sayısının çarpım (disjunct) sayısından fazla olamayacağını gösterdik. Ayrıca n sayıda çarpım ve n sayıda değişken içeren IDNF formundaki monoton Boolean fonksiyonların, self-dual olup olmadığını bulan bir algoritma geliştirdik. Algoritmanın zaman karmaşıklığı O(n^3)'dür.
|